回路実装用画像変形処理の研究

■電子情報部　○田村陽一，吉村慶之，米沢裕司

１．目　的
　印刷会社では生産ライン上の製品に対して，カメラで撮影された画像を基に製品の良否判定を行う検査システムが自動検査装置として使用されることが多い。ライン上の製品は，常に規則正しく一定の位置にあるとは限らず，撮影ごとに画像内での製品の位置がずれることが一般的である。このため，製品の良否判断を行う前に撮影画像を変形処理することにより，製品の位置ずれを解消したいというニーズがある。国内の印刷物検査装置では，高精度のもので2048ピクセル×2048ラインの解像度を持つ画像を，0.2秒毎に撮影するカメラが使用されている。このような画像の変形処理を行うためには毎秒2000万(≒2048ピクセル×2048ライン×5ページ)画素に対して演算を行う必要がある。この処理速度を実現するためには，並列処理専用LSIや，画像処理専用LSIが必要となる。このような専用LSIは一般に高価であり，かつその利用には高度な技術を要する。そこで本研究では，回路記述言語による汎用の回路設計方法で，小規模FPGA上に画像変形処理回路を構築することを目的とした。

全文（PDFファイル：407KB、2ページ）

簡易テキスト版

PDFファイルをご覧になるためには、アドビリーダーが必要です。
ダウンロードはこちら