# 電子部品の新しいコーティング技術 強誘電体デバイス用絶縁膜の低温作製技術の開発

機械電子部 南川俊治 部家彰 米澤保人

# 1.目 的

電子デバイスの高集積化,高機能化が進み,半導体プロセスの保護膜,エッチングストッ パ膜などとして良質の窒化シリコン(SiN<sub>x</sub>)膜が期待され,その作製手法として,北陸先端科 学技術大学院大学の松村英樹教授がタングステン(W)線を触媒に用いた触媒化学気相成長 (<u>Catalytic chemical vapor deposition :Cat-CVD</u>)法を提案している。そこでCat-CVD法のデ バイス製造工程での実証試験を実施するため,松村教授をプロジェクトリーダに企業7社 および工業試験場で「Cat-CVD法による半導体デバイス製造プロセス」プロジェクトが実 施された。

工業試験場では,近年,電子部品にも取り込まれつつある強誘電体,超伝導体等機能性材料である金属酸化物への適用を目的に,次世代メモリと期待されている強誘電体メモリの材料であるチタン酸ジルコン酸鉛(Pb(Zr<sub>0.52</sub>Ti<sub>0.48</sub>)O<sub>3</sub>:PZT)上へのSiN<sub>x</sub>膜の作製を試みた。

#### 2.内 容

ICメモリカード等の次世代メモリとして期待されている強誘電体メモリは高速動作,高 集積性,耐書き換え特性等優れた不揮発メモリである。現在は256kbit程度の比較的低容 量の商品化が始まったばかりであり,さらに,高集積化,低消費電力を目指し開発が進め られ,プロセス工程で強誘電体を劣化させない低温作製のSiN<sub>x</sub>膜が期待されている。

一方,Cat-CVD法によるSiN<sub>x</sub>膜は,耐食性や水素含有量など700 以上の温度を用いる 熱CVD法のSiN<sub>x</sub>膜に近い優れた特性を持っている。しかも,熱CVDの作製温度より300~ 400 低い400 以下の温度で作製されるため,膜中の残留応力も非常に小さい。しかし, 強誘電体デバイスの場合,SiN<sub>x</sub>膜を形成する際に,活性な水素が発生し,強誘電体が劣化 することが懸念される。

本発表では,良質のSiN<sub>x</sub>膜を強誘電体上 に形成するため,触媒体からの熱輻射によ る初期の基板温度の変化を抑制する方法お よび強誘電体を劣化させないSiN<sub>x</sub>膜の低温 (200)形成について報告する。

## 2.1 Cat-CVD装置

Cat-CVD装置によるSiN<sub>x</sub>膜の形成イメ ージを図1に示す。シャワーヘッドか らシラン(SiH<sub>4</sub>),アンモニア(NH<sub>3</sub>)を真 空中に導入する。図1で最も大きな球 がSi原子,次のものがN原子,最も小さ いものがH原子を表し,SiにHが4個つ いたものがSiH<sub>4</sub>分子,NにHが3個つい



図 1 Cat-CVD装置によるSiN<sub>x</sub>膜の形成 イメージ図

たものがNH<sub>3</sub>分子を表している。それらの分子 が高温の金属線触媒体上で分解し,その粒子が 基板上に飛来しSiN<sub>x</sub>膜が堆積する。

このようにCat-CVD装置では,高温の触媒体 により,材料ガスを活性化し,薄膜形成に用い ることから,広範囲のガス圧で薄膜の低温形成 が可能となっている。しかし,高温の触媒体か ら基板への熱輻射があることから,基板と基板 ホルダの熱接触が悪いと基板温度が上昇するな ど基板温度の制御性が悪くなる。このため,基 板ホルダには静電チャック(<u>electrostatic chuck</u> :ESC)を用い基板と基板ホルダの熱接触を良好に している。さらに基板ホルダは裏面にヒータに よる加熱機構とエア吹き付けによる冷却機構を



図2 強誘電体キャパシタの構造 ならびにSiN<sub>x</sub>膜堆積イメージ図

有している。通常,触媒体と基板との間にシャッタが置かれ,材料ガスを導入後, 触媒体を通電加熱し,安定した後シャッタを開放し,薄膜の堆積を開始する。

### 2.2 PZT強誘電体試料

強誘電体は電界を印加すると分極電荷を発生し,電界を取り去っても分極電荷が 残る。この電荷により,トランジスタをON動作あるいはOFF動作させ,不揮発メモ リとして動作する。このように強誘電体メモリは強誘電体に蓄えられた電荷すなわ ち強誘電体キャパシタとトランジスタにより構成される。強誘電体メモリ作製プロ セスでは,強誘電体の水素による劣化や積層する膜の残留応力による劣化が問題と なる。そこで,強誘電体メモリ作製プロセスへのCat-CVD法の適用の検討は共同研 究者であるローム㈱よりPZT強誘電体キャパシタの提供を受けて評価を行った。

PZT強誘電体キャパシタは,6インチのシリコンウエハにシリコン熱酸化(SiO<sub>2</sub>/Si) 膜を構成し,その上にイリジウム酸化膜(IrO<sub>2</sub>),白金(Pt)の2層の下部電極(Pt/IrO<sub>2</sub>) をスパッタリング法により作製し,その上にsol-gel法で300nmのPZTを塗布し,さら にイリジウムベースの上部電極を構成した後,酸素雰囲気中で700 ,1分間の急 峻熱処理(rapid thermal annealing:RTA)を施し,結晶化したものである。上部電極の サイズは50µm×50µmである。図2に強誘電体試料の構造ならびにSiN<sub>x</sub>膜堆積のイ メージ図を示す。

#### 3.結果

#### 3.1 ウエハ表面温度

Cat-CVD法では,高温の触媒体を真空チャンバ内に配置するため触媒体加熱開 始後あるいはシャッタ開放後,高温に加熱された触媒体からの熱輻射により,基板 温度が変化する。特に,低温作製の場合や,実用化を目指して堆積速度の高速化を 実現するために触媒体が増加した場合は基板温度に大きく影響を与える。そこで, Cat-CVD法によるプロセス中のウエハ表面温度を知るため,Siウエハに熱電対を固 定し,NH<sub>3</sub>雰囲気で触媒体を加熱して,ウエハ表面温度の測定を行った。シャッタ に(a)モリブデン(Mo)金属ならびに(b)石英ガラスを用いた場合のウエハ表面温度の変



図3 ウエハ表面温度

化を図3に示す。Moシャッタを閉じた状態でも触媒体を1800 に加熱するとウエハ 表面温度は上昇する。次にシャッタを開けるとウエハ表面温度は急激に上昇する。 しかし,静電チャックを用いたことにより基板と基板ホルダの熱接触が良好で,触 媒体からの熱輻射を基板ホルダに逃がし,30秒程度で平衡状態になる。温度の上昇 は30 程度に抑制され,さらにその後はほぼ一定の温度になっている。

しかし,Cat-CVD法によるSiN<sub>x</sub>膜の低温作製では,屈折率2.0が得られる最適SiH<sub>4</sub> 流量は基板温度に大きく依存することが分かっている。従ってシャッタにMo金属を 用いた場合,温度変動が生じている堆積初期に,期待される特性と異なる膜が堆積 することになる。さらに強誘電体デバイス用保護膜堆積が1分程度の処理時間にな ることを考慮すると,堆積した膜のかなりの領域にわたって膜組成がずれることが 懸念される。

そこで,シャッタに石英ガラスを用いてウエハ表面温度の測定を行ったところ, 図3(b)に示す結果が得られた。石英シャッタ使用すると,触媒体加熱開始後,ウエ ハ表面温度は大きく上昇するが,シャッタ開放時の初期の温度変化が10 以下に低 減されている。これは,シャッタを介した触媒体からの熱輻射により,シャッタ開 放前にウエハがある程度事前加熱され

るため、シャッタ開放時の温度上昇を 抑制できるためである。

# 3.2 低温作製したSiN<sub>x</sub>膜の特性

石英シャッタの使用による膜堆積初 期の温度上昇の低減は,低温でのSiN<sub>x</sub> 膜作製時の膜厚方向への膜質の均質化 に効果を発揮する。また,堆積終了後, シャッタを挿入しても急激な温度変化 を示しておらず,膜中のストレスを緩 和しながらの降温にもよい影響を与え ることができると考えている。

## 表1 SiN<sub>x</sub>膜低温作製条件

SiH4流量	1.5 - 4.0 sccm
NH <sub>3</sub> 流量	200 sccm
反応槽圧力	1.3 Pa
₩線触媒体	φ0.5 mm x 1850 mm
触媒体への投入電力	850 W
触媒体エリア	160 mm x 170 mm
基板-触媒体間距離	40 mm
ESC印加電圧	3 kV
基板ホルダ温度	150 °C
ホルダ冷却	裏面空冷(100L/min)
Si基板サイズ	6 inch Siウエハ
シャッタ	石英
堆積時間	2 – 10 min

PZTの強誘電特性を劣化させないためには, 水素分圧および基板温度を下げる必要がある。 水素はSiH<sub>4</sub>およびNH<sub>3</sub>の分解により生じるこ とから,反応圧力を低く設定した方が水素分 圧を低くできる。そこで、これまでの高温の 触媒体でNHaを活性化した雰囲気でのPZTキャ パシタの曝露処理の結果から、反応槽の圧力 を1.3Pa,またSiN<sub>x</sub>膜堆積中の基板表面温度が 200 になるように基板ホルダ温度を150 に 設定し,緻密なSiN、膜を堆積することを目的 に,Siウエハを基板に用いて最適なSiH<sub>4</sub>の流 量の検討を行った。



SiN<sub>x</sub>膜を低温作製する条件を表1に示す。 Cat-CVD法ではSiH₄流量に対して数10倍~100 (実線は堆積後,点線は堆積前) 倍程度のNH₃を供給してSiN<sub>x</sub>膜を作製する。

図4 強誘電体キャパシタにおける SiN、膜堆積前後のP-E特性

室温での緩衝フッ酸に対するSiN、膜のエッチング速度と屈折率の関係は,屈折率2.0近 傍で最小値を示し,20nm/min程度となった。しかし,Cat-CVD法で作製したSiN、膜として はと比較的大きなエッチング速度である。エッチング速度最小値を示したSiN<sub>x</sub>膜について 堆積後3か月の大気曝露を施した場合においても、シリコンの酸化が認められず、これは かなり緻密な膜ができていると言える。

図4には表1に示した堆積条件でSiH₄流量を3.0sccmとしてPZTキャパシタ上にSiN<sub>\*</sub> 膜を堆積した場合の残留分極-電界(P-E)特性を示す。SiNx膜の堆積前後においても, P-Eヒステリシスループの変化はほとんど観測されず,低電圧駆動も可能となって いる。強誘電特性を劣化させずにSiNx膜を堆積することができた。

#### 4.まとめ

高温のタングステン線を触媒体として用いたCat-CVD法を強誘電体キャパシタ上 にSiN<sub>x</sub>膜を形成する手法として適用する試みを行った。

Cat-CVD法では,高温の触媒体からの熱輻射により,堆積開始初期には基板に大 きな温度変化が生じるが、シャッタに光透過性のシャッタを用いることにより、軽 減が可能となった。

Cat-CVD法を用いてSiNx膜を基板温度200 という低温で,PZT強誘電体の電気特 性を劣化させずにPZT強誘電体キャパシタ上にSiN<sub>x</sub>膜が形成できることがわかった。

この結果,次世代強誘電体メモリ作製にCat-CVD法により作製したSiN<sub>x</sub>膜が適用 可能であることがわかった。

本研究の一部は通商産業省大学連携型産業科学技術研究開発プロジェクト「Cat-CVD法 による半導体デバイス製造プロセス」の一環として新エネルギー・産業技術総合開発機構 (NEDO)より石川県産業創出支援機構に委託され,北陸先端科学技術大学院大学で実施さ れたものである。